# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP363053772A

DOCUMENT-IDENTIFIER: JP 63053772 A

91 00000 . . 2 11

TITLE:

SIGNAL TRANSMITTER

PUBN-DATE:

March 8, 1988

### INVENTOR-INFORMATION:

NAME

COUNTRY

TANAKA, SHOSUKE

#### ASSIGNEE-INFORMATION:

NAME COUNTRY
SONY CORP N/A

**APPL-NO:** JP61197955 **APPL-DATE:** August 23, 1986

INT-CL (IPC): G11B023/30

US-CL-CURRENT: 360/79

#### ABSTRACT:

PURPOSE: To execute the supply/reception of a signal exactly by providing a battery on the information medium side, and executing the supply/reception of a signal between a <u>light</u> emitting element on reader side and a <u>light</u> receiving element on the information medium side and between a <u>liquid crystal display</u> on the information medium side and a reflection type optical sensor on the reader side.

CONSTITUTION: In the <u>card</u> shaped information recording medium 3 incorporated in a tape cassette 1, a CPU 15 and the battery 16 are disposed, and the <u>liquid crystal display</u> 4 and the photodiode 5 are connected to the CPU 15. If the tape cassette 1 is loaded on a VTR, the output of the microprocessor of a reader is supplied to the CPU 15 via a photocoupler consisted of the <u>light</u> emitting diode 12 and the photodiode 5. On the other hand, the output of the CPU 15 is displayed in a liquid crystal displayer 4, and this display is detected by the reflection type optical sensor 11 and transmitted to the microprocessor of the reader. Consequently, the supply/reception of data can be executed without relying on mechanical contact, hence it is executed exactly.

COPYRIGHT: (C)1988, JPO&Japio

h

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63-59772

Mint Cl.4

識別記号

庁内整理番号

码公開 昭和63年(1988) 3月15日

7/537 H 02 M

7/538

B-7531-5H 7531 **–** 5 H

審査請求 未請求 発明の数 1 (全6頁)

49発明の名称 電力変換装置

> の特 願 昭61-201806

22出 願 昭61(1986)8月29日

谷 勉 ⑫発 明 者 垣

東京都港区三田1丁目4番28号 東芝電材株式会社内

の出 顋 人 東芝電材株式会社

東京都港区三田1丁目4番28号

四代 理 人 外1名 弁理士 伊東 辰雄

1. 発明の名称

闭力变换装置

## 2. 特許請求の範囲

1. 直流電源に対してシングルエンデッドブッ シュプル接続された1対のトランジスタ、および 該1対のトランジスタの接続点に発生する出力を 各トランジスタの制御電極にそれぞれ正帰還する 1 対の駆動巻線を有する可飽和形の帰還トランス を備えた電力変換装置であって、

上記各級動巻線と制御電極とを接続する抵抗の 抵抗値を切換える手段を備えたことを特徴とする **電力変換装置。** 

2. 前記抵抗値切換手段が、前記接続点に発生 した出力により所定値以上の電流が流れようとし た場合にそれを検出して抵抗値を切換えるもので ある特許請求の範囲第1項記載の電力変換装置。 3. 発明の詳細な説明

[産業上の利用分野]

太粋明は、直流電力を高周波電力に変換する電

力変換装置に関する。

## [ 従来技術]

従来、この種の電力変換装置としては、自励式 のプッシュプルトランジスタインパータを使用し 出力電流を可飽和形電流トランスにより検出して 1 対の出力トランジスタの各制御電極に正帰退す るものが知られている。

[発明が解決しようとする問題点]

ところで、このような電力変換装置においては、 負荷短絡時に大電流が流れ、インパータ(トラン ジスタ等)が破壊されるという欠点があった。ま た、この負荷短絡時の大電流に耐えるような大容 量のトランジスタは吝価であった。

さらに、このような電力変換装置を例えばハロ ゲンランプ等の点灯装置として適用する場合には 電源投入時、瞬間的に短格状態となり大電流が流 れる。そのため、ランプが短寿命となるという問 題点があった。

木発明の目的は、上述の従来例における問題点 に盛み、可飽和形の帰還トランスを備えた自励式 ブッシュブルトランジスタインパータを用いた電力変換装置において、簡略な構成で、負荷短格時におけるインパータの保護を図り、また負荷であるランプ等の寿命を延ばすべく負荷短格電流を低減させることにある。

## [問題点を解決するための手段]

上記目的を達成するため本発明では、帰還トランスの各駆動巻線と各トランジスタの制御電極とを接続する抵抗の抵抗値を切扱える手段を備えている。

## [作用および効果]

量のトランジスタで回路を構成できる。また、ハロゲンランプ等のランプを負荷としたとき、始動時に流れる大きなランプ電流を低減できるので、ランプの寿命が延びる。

## [実施例]

以下、図面を用いて本発明の実施例を説明する。 第1図は、本発明の一実施例に係る電力変換装置の構成を示す。この装置は、例えばAC 100V の商用電源により定格電圧12Vのハロゲンランプを点灯するための点灯装置として用いられる。

国図において、1は直流電源で、商用電源11、全被整流回路12および平滑用コンデンサ13等で構成され、直流端子a, b間に直流電圧を発生する。21,22はパワーMOSFET、3はFET21,22のゲート(制御電極)駆動用の可飽和トランス(可飽和形電流トランス)、4はインパータトランス(出力トランス)、5は負荷例えばハロゲンランプ、7は起動回路である。

可飽和トランス3は、FET21. 22の各ゲート に互いに逆相の電圧を供給する2つのゲート駆動 電流を小さくすることができる。メイン回路を流れる電流が大きく変化しなければ、帰還トランスの1次側巻線に流れる電流は見かけ上大きくなり、 は起電圧も大きくなる。従って、可飽和形トラン スである帰還トランスが飽和するまでの時間が短 くなり、トランジスタのスイッチング周波数は高 くなる。

一方、負荷回路はし、Cの共振回路系を構成はし、Cの共振回路系でであるから、後述するよりに回路し、Cでなる現では、かける。従れて共振であたる。といるでは、大振電は、上ができるといるなり、大振電を切換えることにより動作周にといるでは、たい低流流を切換えることにより動作のである。

従って、本発明によれば、負荷短絡時に抵抗を 切換えて共振電流を小さくすることができるので、 トランンジスタを破壊することがない。そのため、 高価な大容量のトランジスタを使用せずとも小容

巻線(2次巻線)31.32、およびFET21と22の接続点 d からの出力電流を検出する電流検出巻線(1次巻線)33を有する。

インバータトランス4は、可飽和トランス3の電流検出巻線33およびコンデンサ51、52を介してFET21と22の接続点dと直流端子a,bとの間に交流的に接続された1次巻線41、およびこのインバータの出力巻線として負荷5に接続された2次巻線42を有するリーケージトランス3の発掘周波数は、コンデンス4のリーケージィンダクタンスとの共振周波数およびのカトランス3の飽和電流密度等によって

起動回路 7 においては、抵抗71とコンデンサ72の直列回路を直流端子 a と b との間に接続し、抵抗71とコンデンサ72の接続点 e から一方のFET 22のゲートに双方向サイリスタ73を接続することにより、弛强発振回路を形成している。接続するととFET 22のドレインとの間に順方向に接続されたダイオード74は、インバータ起動後にコンデン

サ 72の充電電圧を双方向サイリスタ 73のプレークオーバー電圧以下に保ち、起動回路の動作を停止させ、インバータの誤動作を防止するためのものである。

次に、第1回の電力変換装置の作用を説明する。 商用電源11が投入され、その交流出力が整流回 路 12 およびコンデンサ 13によって 整流 平滑されて 直流端子a,bに直流出力を生じると、抵抗 71を 介してコンデンサ72に電荷が蓄積される。これに より接続点eの電位が上昇し、それが双方向サイ リスタ73のプレークオーバー電圧を超えるとサイ リスタ73が導通して片側のFET22にゲート電圧 を印加する。同時にFET22のドレインには接続 点eからダイオード 7.4を介して 直流電圧が印加さ れているので、FET22が導通し、直流端子aか らコンデンサ51、トランス 4 の 1 次巻線 41、トラ ンス3の電波検出巻線33、FET22および直流端 子bの経路で電流が流れる。そして、電流検出巻 粮33に流れる電流は駆動巻線32に正帰還され、F E T 22は双方向サイリスタ 73が極く短時間でオフ

動巻線 31。 32とFET 21。 22のゲートとはそれぞれ 1 つの抵抗でつながれた形となっていた。 このため、負荷短絡時に大電流が流れるとFETが破壊されてしまう。

そこで、本実施例では、駆動巻線 31, 32と抵抗 23, 24の間に、それぞれ抵抗 25, 26と S W 1 , S W 2 を接続し、抵抗値を切換可能としている。

なお、第1図において、定常状態はスイッチSW1 およびSW2 をそれぞれオンし、負荷短絡時等過電流が流れたときはSW1 およびSW2 をそれぞれオフするものとする。

ます、定常状態(SW1 . SW2 がオン)の動作を説明する。定常状態では、ゲート抵抗のうち抵抗25,26 がそれぞれスイッチSW1 . SW2 により短格されるので、ゲート直列抵抗はそれぞれ 版抗23,24 のみが接続された状態となる。そして、 国路は上述したように動作し、ハロゲンラか作波形の点灯している。第2 図は、そのとっとの動作波形である。 Vos はゲートーソースは Lo はドレイン電流、Vos はゲートーソー

この発掘動作により、インバータトランス4の 1次巻線41は交流駆動され、2次巻線42には交流 電圧が誘起される。負荷のハロゲンランプ5はこの2次誘起出力を供給され点灯する。

ところで、従来のインパータは、第1図のもの に対し、抵抗25, 26とSW1 . SW2 がなく、駆

ス質圧を示す。

第6 図は、ゲート回路の等価回路図を示す。同図において、 α R 1 , α R 2 は第1 図の抵抗 23,25の抵抗 値 R 1 , R 2 を帰還トランスの 1 次側に 換算した値である。 ただし、 α は帰還トランスの 6 数比の 2 乗である。 し は帰還トランスの 1 次 限 の 励 磁 インダクタンス し を 、 それ で れ 流れる電流で、 「 r = 「 1 R + 「 1 し の 関係を示すペクトル図である。

化しないとすると帰還トランスに発生する電圧も大きくなり、定常状態よりも早い時間で帰還トランスが飽和し、共振電流の周波数は高くなる。第3回は、このときの動作波形を示す。同図より判るように、FET 21.22 のスイッチング周波数は定常状態(第2回)よりも高くなっている(TェンT2)。

一方、第1図において、負荷回路はし、Cの共振回路系を構成しているので、第4図に示すように回路し、Cで決まる固有周波数 f。を共振電波のピークとする共振カーブが描ける。ここでは、インバータの定常状態における発振周波数を負荷回路共振周波数 f。 に設定しているとする。

上述したように、負荷短格時等に抵抗を切換えて、FET20,21 のスイッチング周波数を高くしインパータの発援周波数を f 2 とすれば、第4回から判るように共振電流は l 1 から l 2 に低減し、FETを破壊することがない。これは、ランプを負荷とした場合、始動時に流れる大電流を低減さ

抵抗が23と25になる。

4. 図面の簡単な説明

第1図は、本発明の一実施例に係る電力変換装 置の回路図、

第2 および 3 図は、上記回路におけるインバー タの各部被形図、

第4回は、上記回路におけるFETの負荷回路の共振特性を示すグラフ、

第5 および 6 図は、上記回路の動作説明のため の等価回路図およびペクトル図、

第7回は、本発明の他の実施例を示す回路図で ある。

1:直流電源回路、

21, 22: MOSFET.

23. 24. 25. 26:抵抗、

3:可飽和トランス、

31. 32: ゲート駆動巻線、

33:電流検出脊髓、

4:インパータトランス、

せる隔も周様である。すなわち、共振周波数を上げ共振電流を下げて、1次巻線41を流れる電流を低減させランプへの出力電圧を下げる。これにより、始動時のランプの電流を低減することができ
ランプの寿命が延びる。

なお、上記実施例では、トランジスタとしてF ETを使用しているが、これはパイポーラでもよい。


また、上記実施例では、ゲート抵抗を直列に 2本つなぎこのうちの 1 つを短格するようにスイッチ S W を設けているが、これに限らず抵抗値を切換えるものであればどのような回路でもよい。

第7図は、駆動巻線 31,32 を流れる電流を検出し、自動的に抵抗を切換える回路の例である。同図(a)において、抵抗 25,26 の部分に接続されている回路SWは、同図(b)に示すようなものである。同図において、定常状態ではトランシスタ83がオンしている。負荷短格時には、ツェナーダイオード 81がオンしてトランジスタ 82がオンサる。そのため、トランジスタ 83がオフし、ゲート

41:1次巻線、42:2次巻線、

5:負荷(ハロゲンランプ)。


特許出顧人 東芝電材株式会社 代理人 弁理士 伊東辰雄 代理人 弁理士 伊東哲也




図

5

第





第 7 図